u cemu pravis grafike?

LTSpice , pa print screen sa Snagit11

in vivo ce da bude samo provereno sa scope i mirna backa

jel to moze za triode npr.?

dodaj naslove za teaser-e, ne mogu se snadjem koji je koji

necu

Sa grafom (simulacijom) nesto nije u redu. Pri visim ferkvencijama mora da ima manji stepen potiskivanja a ne veci!  Izlaznom kondu na red dodaj  recimo  ili  oma -umesto esr-a i iscrtaj funkciju 1/V(OUT) pa vidi sta se desava. Ovako grafik nema veze sa zivotom.

crtkano je faza

solidna linija je potiskivanje smetnji

tako da jeste logicno

Znam Zen sta je sta , nisi me razumeo. Pogledaj graf potiskivanja smetnji bilo kog realnog regulatora i videces da se sa povecanjem frekvencije smanjuje stepen potiskivanja dok je na tvom grafu suprotna situacija a razlog je idealizacija sklopa od strane simulatora, idealan izlazni kond itd. Sustina je optimizovati simulaciju tako da rezultati budu realniji. Predlog je u mom prethodnom postu. PoZdrav!

sama priroda grafa se ne menja i kad uvedem realne vrednosti ESR i ostalih parazitnih vrednosti ; to je zato sto je definisana prirodom sklopa ;

no , vidis da je sve logicno pocev od 10KHz navise - smanjuje se potiskivanje smetnji

u realnom zivotu nema sanse da to ima tu decibelazu . ali je bar za red velicine sve bolje i manje kriticno od Wright Super Reg , na cijoj ideji je i ovaj razvijen

kako god , text-book konstrukcija , malko optimizovana

     Pogledaj kako recimo izgleda Salasov graph ili ovo 

http://www.diyaudio.com/forums/analog-line-level/223835-current-conveyor-voltage-amplifier-24.html#post3408097

     Pretpostavio sam da je inspirisan Jung regom jer se vidi da imas opamp na plocici, koji verovatno radi open loop, sto se moze nagovestiti iz grafa?

     Otvoricu temu uskoro, radim i ja jedan "super shunt" pa mozemo tamo da nastavimo. 

PoZdrav!

Tip je simulaciju iz gore navedenog linka takodje radio u LTspice-u. Ja sam skoro identicne rezultate dobio u MicroCap-u.

nije Jung , nego Wright

hibridni kaskodirani CCS , OP kao pojacavac greske , mosfet kao shunt element

1/Vout je isto kao ono sto sam ja postovao , samo inverzno

Procackao sam sta je u pitanju. Kladim se da ispred ccs-a imas neki CRC ili nesto slicno. Probaj da to izbacis tj da sa DC-AC ulaza ides direktno na ccs shunt-a. 

CCS sluzi i kao cap multi ; nema nista ispred samog CCS redno vezano

Ok, videcemo kad bude seme.